Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 63-293934

(43)Date of publication of application: 30.11.1988

(51)Int.CI. H01L 21/66

G01R 31/26

(21)Application number : 62-128181 (71)Applicant : HITACHI LTD

(22)Date of filing: 27.05.1987 (72)Inventor: AKIBA YUTAKA

TANAKA MINORU

KASUKABE SUSUMU

OKUBO MASAFUMI


TAKAGI RYUICHI


(54) INSPECTION EQUIPMENT FOR SEMICONDUCTOR ELEMENT

(57)Abstract:

PURPOSE: To make the melting of a solder ball unnecessary, and enable a high density multi-pin configuration, by forming the head part of a probe card with movable electrode pin having a spring, forming the movable electrode pin by applying the combination of the electrode pin and the coil spring to a basic element, and unifying them in a body by using a substrate having a plurality of through holes to retain them.

CONSTITUTION: A movable electrode pin 9 of a head part 4 is constituted of a coil spring 14 and electrode pins 15-1, 16-2. The pins have the same shape and are arranged in the upper part and the lower part. These are retained in a unified body, by an upper and a lower rigid substrates 17 provided with a plurality of through holes having a step difference. The upper and the lower rigid substrates are fixed at the end-portion by a bolt 18 and a nut 19 so





as to be capable of exchanging the pins. Through the movable electrode pin 9, a high speed electric signal is transmitted and received between a chip 5 and a multilayer thick film substrate 5 for enlarging pitch. In order to decrease the inductance component of the coil spring 14, the inner wall surface 20 of the through hole 16 having a step difference of the rigid substrate 17 is metallized with Ni and Au. As the material of the rigid substrate 11, glass ceramic of low permittivity in which fine etching process is facilitated, is used.

Searching PAJ Page 2 of 2

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

10 特許出願公開

⑫公開特許公報(A)

昭63-293934

Int Cl.

識別記号

庁内整理番号

母公開 昭和63年(1988)11月30日

H 01 L 21/66 G 01 R 31/26

B-6851-5F J-7359-2G

審査請求 未請求 発明の数 1 (全4頁)

②特 願 昭62-128181

愛出 願 昭62(1987)5月27日

^⑪発明者 秋 庭 <u>造</u>

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生産技術研究所内

⑫発 明 者 田 中 稔

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

砂発 明 者 春 日 部 進

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生產技術研究所内

砂発 明 者 大 久 保 雅 史

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代理人 弁理士 小川 勝男 外1名

最終頁に続く

明 祖 晋

1 ・発明の名称

半導体業子被查提世

- 2 . 特許請求の範囲
 - 1 ・半導体業子の電極に対応する位置に配置される電極とンを有するプローブカードのヘッドの が、上配電極ピンとコイルパネ、及びとれたの 単合せを基本要素とする可動電極ピンを支持するための複数値の選孔を有する一体形構造とを支持 をための複数値の選孔を有する一体形構造とで構成され、上記ヘッド部の電極ピンに り上記半導体集子の電極と電気の提受を行なる 財法させて、被憂のための個号の提受を行なる ようにしたことを特徴とする半導体業子模差要 を
- 2 ・コイルバネの長手方向の同端を同一の電極ピンではさみ込む構造を基本要素とし、上配ヘッド部の上面と下面の両面に上記電極ピンを配置した構造を特徴とする特許請求の範囲第1項記載の半導体素子改造級値。
- 3 . 発明の評論な説明

〔 産業上の利用分野 〕

本発明は、高密度多ピン用の半導体業子改革装置に係り、特に半導体素子の電極との療放信限性を確保するのに好適な半導体業子被査要性に関する。

〔従来の技術〕

従来の装置は、特別的 58-75129 号に記載のように、内部に信号記載,電報層を有する多層配課 当板からなるプローブカードを用い、このプロー ブカードに取けたメンタステンの突起を低により、 半導体素子の電磁と電気的,機械的振鋭を行なっ ていた。これらの電極関の接続は、プローブカー との突起電磁から熱を加えてはんだボールを移載 させて行なっていた。

〔発明が解決しようとする問題点〕

上記従来技術は、半導体業子のはんだ器順によりはんだの一部が突起電磁に付着する点について配慮されておらず、プローブカードの接続信頼性について問題があった。更に、半導体業子の電磁が、ほんだボールのないメタライズ部のみで形成

されている場合についても配慮されておらず、プローブカードの適用範囲が限定されるという問題があった。

本発明の目的は、半導体案子の電極形状によら ず接続部の信頼性を確保できる高密度多ピン用の 半導体業子検査装置を提供することにある。

[問題点を解決するための手段]

上記目的は、プローブカードのヘッド部をスプリングを有する可動電極ピンで形成し、かつ(高密度多ピン化を実現するため)上記可動電極ピンを電極ピンとコイルパネの組合せを基本要素として形成し、これらを支持するための複数個の透孔を有する基板を用いて一体形とすることにより、達成される。

[作用]

半導体素子のはんだポール電視にコイルパネを 有する可動電極ビンを接触させることにより、は んだボールを溶融させる必要がなく、電極ビンへ のはんだ付着がなくなり接続信頼性が向上する。

更に、はんだポールのないメタライズ部のみの

10.及びピッチ拡大用多層ブリント基板7の表面に設けられた電板パターン(図示せず)と電気的、機械的に接触させる同時形スプリングコンタクトピン11を配置した支持基板12と、位置決め用基板13を介して電気的に接続されている。この時、ブローブカードは、支持基板12を開閉することにより滑脱される。更に、ブローブカードのヘッド、び4は、補係時等において構造板6を収りはずして交換される。

第2図は、上配したヘッド部4の所面構造を示す。可動電極ピンタ(14 、15)は、コイルパネ14と上下に配置した同一形状の電極ピン15-1 、15-2 で構成され、複数値の設置付き透孔16を有する上下2枚のリジット基板17により一体形構造で支持されている。この時、上下2枚のリジット基板はピン交換等が可能なように対節においてポルト18、ナット19により固定されている。

電気特性については、上記へッド部4の可動電極ピン9を通して、チップ2とピッチ拡大用多層厚膜基板5との間に高速電気信号の授受が行なわ

低極に対しても適用可能となり、プローブカード の適用範囲が拡がる。

一方、ブローアカードの先曜部に形成される可動電極ビンのビッチは、電低ビンとコイルパネの組合せからなる基本要素を構造上支持するために必要な個々の円筒状支持体を全て除去し、複数個の透孔を有する一体形の構造基板を用いて支持することにより被少させることができる。これにより、高密度ダビン化を容易に実現できる。

(実施例)以下、本発明の一実施例を説明する。

詳1 図は、半導体ウェーハ1の1チップ2エリア上に配置されたはんだボール3に、ヘッドが4、ビッチ拡大用多層が展落板5,構造板6,及びビッチ拡大用多層プリント基板7から構成されるプローブカード(4,5,6,7)をヘッド砂4に及けられた可動電板ピンタにより、電気的、機械的に接触させた部分を示す半導体業子機変級の断面構造を示す。ブローブカードは、テスタが(図示せず)との信号の授受を行なう同軸コネクタ

れる。コイルパネ14のインダクメンス成分を減少 させるためリジッド基根 17 の設置付き遊孔 16 の 内壁面20をNi 、 Au でメタライズしてある。この 時リジット基板17の材質は、微細エッチング加工 が容易で、かつ低紡電事のガラスセラミックであ る。 進催ピン 15 間のピッチ 21 とヘッド部4の厚 さ22は、高速電気信号の皮形ひずみ等に影響を与 える。そこで一定のピッチ21に対しては、可動化 極ピンタを細形化して内盤面20のギャップ23を大 きくし、かつリジッド基根17の厚さ22で規定され る可動電磁ピンタの提さを小さくすることにより、 上記した仮形ひずみ等に与える影響を小さくして いる。特に、可動電艦ピンタは、構造上コイルバ ネ 1.4 と電極ピン 1.5 を支持するための支持体(図 示せず)が必要であり、多ピン化を図る場合、奥 K.各支持体を与えるためのもう 1 つの支持体(凶 示せず)が必要となる。そこで、ヘッド那4では、 上記2種類の支持体を設選付き透孔16を有するり ジッド基板17により兼用し、ギャップ23を大きく することにより高速電気信号を通している。ヘッ

特開昭63-293934(3)

ド部 4 の厚さ22は、可動電極ピンタが適正な接触 何重を得、はんだパンプ 3 との接触信頼性を解保 できる範囲で出来るだけ小さくされている。

リジット 当板17の材質としては、ガラスセラミックス等の絶域体以外に倒板、アルミ板等の導体を使用することもできる。この場合、可動電板ピンタ間の絶縁をとるため、リジッド 当板17 に形成された内蓋面20の製面に絶縁皮膜を形成する必要がある。

第 5 図は、ピッテ拡大用多層厚質基板 5 の断面構造を示す。ピッテ拡大用多層調基板 5 は、アルミナ船域層 24の中にタングステン等からなる。海内では対称で信号配銀 25 と、信号配銀 25 と接続されたグランドパターン 27 、 28 と、信号配銀 25 と 後級された電極パターン 29 、 30 が 各々形成されて電極パターン 29 、 30 が 各々形成されている。上記したグランドパターン 27 、 26 、電域パターン 29 、 50 上には、Ni 、Ni のメタライズが離され(図示せず)、ピン 接限 やはんだ 課 鋭に対する 信頼度を向上させている。 特に、上面

ひずみ等を防止するため一定のギャップを設けて グランドパターン28が形成されている。グランド パターン28の外周部 4 辺には、各種電源局 26-1, 26-2, 26-3 (第 3 函は、 3 種類の場合)に 対応する電極パターン 35-1, 35-2, 35-3 が形成され、高速電気信号に対してグランドパターン28と導通状態となるようにパイパスコンデンサ 36-1, 86-2, 36-3 が接続されている。 これにより、電源インピーダンス(インダクタンス分)を減少させて、信号配額25の高速電気信号に に及ぼす誘起離音の影響を小さくしている。 (発明の効果)

本発明によれば、はんだボールの溶線が不要で 高密度多ピン化ができる可動電磁ピンを形成でき るプローブカードのヘッド部を提供できるので、 半等体業子のはんだボール電極との要放信服性を 向上できると共に、はんだボールのないメタライ ズ部のみの電極に対しても適用することができる。

4 ・ 図面の耐単な説明

第1 図は、本発明に係る半導体板査装置の断面

第4 図は、ビッチ拡大用多層厚膜高板 5 の下面 (ヘッド部4 機)の平面図である。電磁パターン 30 は、ヘッド部4 の電極ピン 15 - 1 (第2 図に 示す)の配置に合せて中央部に形成される。この 電極パターン80の周辺には、高速電気信号の波形

図、第2 図は、第1 図におけるヘッド部を拡大した断面図、第3 図は、第1 図のピッチ拡大用多層 厚製基板 5 を具体的に示す断面図、第4 図は、第 3 図を下方からみたときの平面図である。

1 …半導体ウェーハ 5 …はんだポール

4 …ヘッド部

5 … ピッチ拡大用多層厚膜基板


14…コイルパネ

15… 在催ピン

16… 以进付き进孔

17…リジット当板

特開昭63-293934 (4)



第1頁の統き ⑫発 明 者 高 木 隆 一 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内